东微半导体发明了基于碳化硅的半导体设备制造方案。该方案中的栅极槽和源极槽在同一刻蚀过程中同时产生。此外，源极槽下的p型夹杂区可以增加源极槽底部附近的电场，将半导体器件中的最高电场限制在源极槽底部周围，从而保护栅极槽内的栅极不易穿透，有效提高半导体器件的抗压性。
据说IT资讯网消息，碳化硅是一种无机物，使用石英沙.石油焦(或煤焦).木渣(生产绿色碳化硅时需加盐)等原料由电阻炉高温冶炼而成。C.N.B碳化硅是应用最广泛的非氧化物高科技耐火原料.最经济的一种，可称为金钢砂或耐火砂。
由于碳化硅不同于传统硅半导体材料的许多特点，它可以带有2个硅的间隙.58倍绝缘击穿场强硅.3倍。因此，在高压功率装置领域，碳化硅装置可以使用与硅材料相比较薄的外延层来实现与传统硅装置相同的抗压水平，并具有较低的导电阻。
目前，使用碳化硅制备槽功率装置的主要问题是，在设备运行过程中，栅极槽内的栅介质层上会施加大量电场，使栅极容易穿透，影响设备的抗压性。
因此，为保证半导体器件的抗压性能，东微半导体于2020年11月16日申请了一项名称“半导体器件的制造方法”技术规范（申请号：202011280137.9)，申请人为苏州东微半导体有限公司。
根据专利目前公开的相关信息，让我们来看看这个技术规范。
如上图所示，为了制作半导体设备的衬底结构，半导体衬底包括第一n型半导体层20。第二n型半导体层21.p型半导体层22和第三n型半导体层23。第一n型半导体层作为半导体器件的n型漏区，由碳化硅层组成。
对于衬底，会对其进行光刻和刻蚀，然后在半导体衬底中产生更换间隔设置的栅极槽和源极槽。栅极槽底部和源极槽底部位于第二n型半导体层，源极槽总宽大于栅极槽总宽。
对于功能区的划分，格栅极槽与源槽之间的p型半导体层作为半导体器件的p型区，格栅极槽与源槽之间的第三n型半导体层作为半导体器件的n型源区。
如上图所示，为覆盖绝缘层和各种蚀刻半导体结构示意图，第一绝缘层24为覆盖栅极槽的内壁和源极槽的内壁，根据氧化硅的淀积工艺生成。然后生成第一导电层并重新雕刻，蚀刻后剩余的第一导电层在栅极槽中生成第一个栅极25。
这是因为源极槽的总宽大于栅极槽的总宽。当第一导电层产生时，第一导电层可以填充栅极槽，但不能填充源极槽。因此，在蚀刻第一导电层时，源极槽中的第一导电层可以通过各种蚀刻方法直接蚀刻，而栅极槽中的第一导电层可以产生第一栅极。
然后，对第一绝缘层进行各种蚀刻，以暴露源极槽下的第二n半导体层。然后注入p型离子，在第二n半导体层中产生源极槽下的p型夹杂区26。或者使蚀刻后第一绝缘层的上表面与p型半导体层的上表面相同。
如上图所示，为进一步进行栅极沟槽，.源极沟槽和源极形成的半导体结构示意图。上述p型夹杂区产生后，积累一层光刻胶42，通过光刻工艺暴露栅极沟槽。然后对栅极沟槽中的第一绝缘层进行刻蚀，使栅极沟槽中剩余第一绝缘层的上表层不高于p型半导体层的下表层。
然后，去除光刻胶后，产生第二绝缘层27，然后积累一层光刻胶43。通过光刻工艺暴露源极槽，然后蚀刻源极槽中的第二绝缘层，然后去除源极槽中的第二绝缘层。今后，源极槽中的第一绝缘层将继续被各种蚀刻，以促进P型半导体层暴露在源极槽的外壁上。
最后，在上述结构上产生28层第二导电层，并对第二层进行蚀刻。蚀刻后，其余的第二层在栅极槽中产生第二个栅极，并在源极槽中产生源极。
以上是东微半导体发明的基于碳化硅的半导体设备制造方案。该方案中的栅极槽和源极槽同时在同一刻蚀过程中产生。此外，源极槽下夹杂区可以增加源极槽底部附近的电场，将半导体设备中的最高电场限制在源极槽底部周围，从而保护栅极槽内的栅极不易穿透，有效提高半导体设备的抗压性。
关于嘉勤
深圳市嘉勤知识产权代理有限公司是一家在华为等世界500强企业工作多年的知识产权专家.律师.由专利代理人组成，熟悉中欧美知识产权的法律理论和实践，申请全球知识产权.布局.诉讼.许可谈判.交易.运营.协同创造标准专利.专利池建设.展览知识产权.跨境电子商务知识产权.知识产权海关保护经验丰富。